0/100
6EP1336-3BA00、前连接器
来自:武汉浩科自动化设备有限公司
20人民币
发布时间:2012-11-15
关注次数:253
产品参数
商品详情
Q Q: 304166234,135-5405-5580 唐唐
武汉浩科自动化--西门子华中代理商 特价销售西门子6ES5,6ES7,6XV,6EP,6GK,6AG,6RA,6SE,6SL,6SY,6RY,6SN,6FC,6FX,1PP,2CF,1FT,1FK,1PH,C98043,6DD,6DR,7MH,7ML。
http://t269302104.qjy168.com/
6EP1336-3BA00
数字:
? BTI BCD 转成整数(16位)
? ITB 整数(16位)转成 BCD
? BTD BCD 转成双整数(32位)
? ITD 整数(16 位)转成双整数(32 位)
? DTB 双整数(32位)转成 BCD
? DTR 双整数(32 位)转成浮点数(32 位,IEEE-FP)
你可以使用下述指令之一,求一个整数的补码,或改变一个浮点数的符号:
? INVI 对整数求反码(16 位)
? INVD 对双整数求反码(32 位)
? NEGI 对整数求补码(16 位)
? NEGD 对双整数求补码(32 位)
? NEGR 对浮点数求反(32 位,IEEE-FP)
你可以使用以下“改变累加器 1 中的位顺序”指令,交换累加器 1 低字中或整
个累加器中的字节顺序:
? CAW 改变累加器 1 低字中的字节顺序(16 位)
? CAD 改变累加器 1 中的字节顺序(32 位)
你可以使用以下任一指令,将累加器 1 中的 32 位 IEEE 浮点数转换成 32 位
整数(双整数)。各条指令的取整方法略有不同:
? RND 取整
? TRUNC 截尾取整
? RND+ 向上取整为双整数
? RND- 向下取整为双整数
转换指令
6EP1336-3BA00
// 比较累加器 2 中的内容(MD10)是否大于累加器 1 中的内容(ID24)。
// 如果 MD10 > ID24,则 RLO = 1。
比较指令
2-4
2.4 ? R 浮点数比较(32位)
格式
==R,<>R,>R,<R,>=R,<=R
指令说明
使用浮点数(32 位,IEEE-FP)比较指令,可以将累加器 2 中的内容与累加器 1
中的内容进行比较。累加器 1 和累加器 2 的内容都作为 32 位浮点数
(IEEE-FP)。比较的结果以 RLO 以及相关状态字位的设置来表示。RLO = 1 表
示比较的结果为“真”;RLO = 0 表示比较的结果为“假”。状态字位 CC 1 和
CC 0 表示“小于”、“等于”或“大于”关系。
状态字
BR CC 1 CC 0 OV OS OR STA RLO /FC
写: - x x x x 0 x x 1
RLO 值
执 行 的 比 较
指令
ACCU 2 > ACCU 1
时的 RLO 结果
ACCU 2 = ACCU 1
时的 RLO 结果
ACCU 2 < ACCU 1
时的 RLO 结果
==R 0 1 0
<>R 1 0 1
>R 1 0 0
<R 0 0 1
>=R 1 1 0
<=R 0 1 1
6EP1336-3BA00
6 500..549 只支持CPU 固件版本1.2 或以上
表11-2:系统标志区
组态数据块(CDB)的结构
CDB 由Ethernet Wizard 在STEP 7 Micro/WIN 32 中生成。下表所示为CDB 的结构。
变量存储器中
的字节偏移
说明数据格式举例
标题
0-4 模板名称5 字节 ASCII 16#4350323433“CP243”
5-6 CDB 长度2 个字节,
十六进制
16#006C(108,十进制)
7-8 NPB 长度2 个字节,
十六进制
16#0014(20,十进制)
CP 243-1 工业以太网通讯处理器
11-20
变量存储器中
的字节偏移
说明数据格式举例
一般信息
9 内部使用1 个字节,
十六进制
10 内部使用1 个字节,
十六进制
11-12 为STEP 7 Micro/WIN 预留2 个字节,
6EP1336-3BA00
武汉浩科自动化--西门子华中代理商 特价销售西门子6ES5,6ES7,6XV,6EP,6GK,6AG,6RA,6SE,6SL,6SY,6RY,6SN,6FC,6FX,1PP,2CF,1FT,1FK,1PH,C98043,6DD,6DR,7MH,7ML。
http://t269302104.qjy168.com/
6EP1336-3BA00
数字:
? BTI BCD 转成整数(16位)
? ITB 整数(16位)转成 BCD
? BTD BCD 转成双整数(32位)
? ITD 整数(16 位)转成双整数(32 位)
? DTB 双整数(32位)转成 BCD
? DTR 双整数(32 位)转成浮点数(32 位,IEEE-FP)
你可以使用下述指令之一,求一个整数的补码,或改变一个浮点数的符号:
? INVI 对整数求反码(16 位)
? INVD 对双整数求反码(32 位)
? NEGI 对整数求补码(16 位)
? NEGD 对双整数求补码(32 位)
? NEGR 对浮点数求反(32 位,IEEE-FP)
你可以使用以下“改变累加器 1 中的位顺序”指令,交换累加器 1 低字中或整
个累加器中的字节顺序:
? CAW 改变累加器 1 低字中的字节顺序(16 位)
? CAD 改变累加器 1 中的字节顺序(32 位)
你可以使用以下任一指令,将累加器 1 中的 32 位 IEEE 浮点数转换成 32 位
整数(双整数)。各条指令的取整方法略有不同:
? RND 取整
? TRUNC 截尾取整
? RND+ 向上取整为双整数
? RND- 向下取整为双整数
转换指令
6EP1336-3BA00
// 比较累加器 2 中的内容(MD10)是否大于累加器 1 中的内容(ID24)。
// 如果 MD10 > ID24,则 RLO = 1。
比较指令
2-4
2.4 ? R 浮点数比较(32位)
格式
==R,<>R,>R,<R,>=R,<=R
指令说明
使用浮点数(32 位,IEEE-FP)比较指令,可以将累加器 2 中的内容与累加器 1
中的内容进行比较。累加器 1 和累加器 2 的内容都作为 32 位浮点数
(IEEE-FP)。比较的结果以 RLO 以及相关状态字位的设置来表示。RLO = 1 表
示比较的结果为“真”;RLO = 0 表示比较的结果为“假”。状态字位 CC 1 和
CC 0 表示“小于”、“等于”或“大于”关系。
状态字
BR CC 1 CC 0 OV OS OR STA RLO /FC
写: - x x x x 0 x x 1
RLO 值
执 行 的 比 较
指令
ACCU 2 > ACCU 1
时的 RLO 结果
ACCU 2 = ACCU 1
时的 RLO 结果
ACCU 2 < ACCU 1
时的 RLO 结果
==R 0 1 0
<>R 1 0 1
>R 1 0 0
<R 0 0 1
>=R 1 1 0
<=R 0 1 1
6EP1336-3BA00
6 500..549 只支持CPU 固件版本1.2 或以上
表11-2:系统标志区
组态数据块(CDB)的结构
CDB 由Ethernet Wizard 在STEP 7 Micro/WIN 32 中生成。下表所示为CDB 的结构。
变量存储器中
的字节偏移
说明数据格式举例
标题
0-4 模板名称5 字节 ASCII 16#4350323433“CP243”
5-6 CDB 长度2 个字节,
十六进制
16#006C(108,十进制)
7-8 NPB 长度2 个字节,
十六进制
16#0014(20,十进制)
CP 243-1 工业以太网通讯处理器
11-20
变量存储器中
的字节偏移
说明数据格式举例
一般信息
9 内部使用1 个字节,
十六进制
10 内部使用1 个字节,
十六进制
11-12 为STEP 7 Micro/WIN 预留2 个字节,
6EP1336-3BA00
展开